Ketika kondisi B0 = 0 dan B1 = 0, maka otomatis kedua input J dan K berada dalam logika rendah. Pada tabel kebenaran JK flip-flop, kombinasi J=0 dan K=0 artinya flip-flop berada dalam keadaan hold. Itu berarti, meskipun diberikan pulsa clock, flip-flop tidak akan mengubah keluarannya. Jika sebelumnya Q bernilai 1, maka akan tetap 1. Jika sebelumnya bernilai 0, maka akan bertahan 0. Jadi dalam kondisi ini rangkaian hanya menjaga keadaan terakhir tanpa mengubah apa pun.
Barulah ketika posisi saklar diubah, misalnya J=1 dan K=0, maka pada saat pulsa clock berikutnya keluaran akan dipaksa menjadi 1. Sebaliknya, jika J=0 dan K=1, keluaran akan dipaksa menjadi 0. Dan jika keduanya 1, maka setiap pulsa clock akan membalik keadaan Q secara bergantian. Dengan demikian, saklar B0 dan B1 dalam rangkaian ini bisa dipandang sebagai alat untuk memilih mode kerja flip-flop, sementara clock menjadi pemicu kapan perubahan itu boleh terjadi.
Download Rangkaian Proteus disini
Tidak ada komentar:
Posting Komentar