MODUL 3
Counter dan Shift Register
1. Tujuan[Kembali]
- Merangkai dan Menguji operasi logika dari counter asyncron dan counter syncronous.
- Merangkai dan Menguji aplikasi dari sebuah Counter
2. Alat dan Bahan [Kembali]
3. Dasar Teori [Kembali]
Counter
Gambar 3.3 Rangkaian Counter Asyncronous |
Gambar 3.4 Rangkaian Counter Syncronous\
B. Serial in paralel out (SIPO)
Gambar 3.6 Serial In Paralel Out C. Paralel In Serial Out (PISO)
Gambar 3.7 Paralel In Serial OutParalel In Paralel Out (PIPO) Register PIPO, mempunyai jalur masukan dan keluaran sesuai dengan jumlah flip flop yang menyusunnya. Pada jenis ini data masuk dan keluar secara serentak. |
4. Prosedur Percobaan[kembali]
Gambar 3.11 Rangkaian Asynchronous Binary Counter Percobaan 1b2. Percobaan 2 Synchronous Binary Counter
Gambar 3.12 Rangkaian percobaan Synchronous Binary Counter
Gambar 3.15 Rangkaian Synchronous binary counter percobaan
|
Komenta